삼성전자 DS Foundry사업부 회로설계 직무

시스템 반도체에 필요한 다양한 Analog/Digital IP 를 개발하고, 최고 수준의 반도체 회로 설계, 검증 역량을 통해 파운드리 고객에게 최적의 설계 솔루션을 제공하는 직무

◆ 직무역할
1) 반도체 Analog IP 개발
· HPC, AI, 5G, IoT, Automotive 등 차세대 제품향 초미세 공정 Analog IP 설계 (High-Speed/High-Resolution Data Converter, Ultra-low jitter PLL, High-efficiency power IP, High-Accuracy Sensor, Analog Front End)
· High Performance Computing 을 위한 Interface IP 설계
· 5G/IoT Platform 에 필요한 Sub-6GHz/mmWave 용 RF 회로 개발
· 신 공정 선행 개발 및 분석을 통한 Analog/RF Design Infra 개발

2) 반도체 Digital IP 개발
· HPC/AI 및 Network 향 초고속 D2D, 56G/112G/224G Interface IP
· 5G Modem 및 고속 Storage 향 PCIe, UFS Interface IP
· LPDDR, GDDR, HBM Interface IP

3) 반도체 Interface IP 개발
· Embedded Memory(eMRAM, eFlash) Controller IP 개발
· Mobile/Automotive/V2X/SSD Controller 향 핵심 Security IP 개발

4) Foundation Library IP 개발
· 트랜지스터 및 Bitcell 등의 기본 소자를 활용한 게이트 레벨 설계
· Chip-set 필수 기반인 Foundation IP(Standard Cell, SRAM, Flash, MRAM, OTP) 회로설계
· 반도체 설계 및 검증용 Kit 인 PDK 개발 및 SPICE 소자/배선 모델링

5) 반도체 회로 설계
· 고객 요구에 최적화된 architecture 설계 및 고객사 제품에 특화된 전용 회로 설계
· RTL design, integration, and simulation
· Physical design (Auto P&R, timing closure)

6) 반도체 설계 방법론 연구 및 설계 인프라 개발 (Design Methodology)
· 최신 공정 기반 설계 평가 및 개선 방법론 (성능 평가 Test Chip 분석)
· 반도체 설계 분석 방법론 연구 및 설계 자동화 Solution 개발

◆ 직무 요구사항 및 우대사항
· Analog 및 Digital 회로설계 이해/분석 능력
· 프로그래밍 언어 (Verilog/C 등) 구현 능력
· 반도체 설계/분석을 위한 EDA(Electronic Design Automation) 환경 (Synopsys/ Mentor/ Cadence/ Ansys/ CST 등) 역량
· 원인 분석 및 해결 능력
· 직무와 연관된 경험(프로젝트, 논문, 특허, 경진대회) 
· Verilog 를 사용한 H/W Design 프로젝트 수행 경험